ECP3-95主要功能介紹與芯片解密

來源：IC解密服務(wù)。
　　芯片解密聯(lián)系方式：
　　公司地址：深圳福田區(qū)福虹路世貿(mào)廣場薈景豪庭12F
　　地區(qū)郵編：518033
　　公司傳真：086-0755-83676377
　　24小時業(yè)務(wù)服務(wù)熱線：086-0755- 83690800
　　24小時技術(shù)咨詢熱線：086-0755- 83676323
　　電子商務(wù)中心服務(wù)熱線：086-0755-83757007
　　聯(lián)系郵箱（Email）：market2@pcblab.net
　　關(guān)于LatticeECP3系列：
　　LatticeECP3系列，是來自萊迪思半導(dǎo)體公司的第三代高價值的FPGA，在業(yè)界擁有SERDES功能的FPGA器件中，它具有最低的功耗和價格。 LatticeECP3 FPGA系列提供多協(xié)議的兼容XAUI抖動的3.2G SERDES，DDR3存儲器接口，強(qiáng)大的DSP功能，高密度的片上存儲器以及多達(dá)149K的LUT， 所有器件的功耗和價格只有同類擁有SERDES功能的FPGA的一半。 整個LatticeECP3系列采用富士通公司先進(jìn)的低功耗工藝技術(shù)制造。
　　LatticeECP3主要特點：
　　配備SERDES的低功耗FPGA
　　低功耗的65納米工藝
　　與同類產(chǎn)品相比，靜態(tài)功耗降低80%，總功耗降低50%
　　在3.2 Gbps速率下，每個SERDES信道的功耗小于100mW
　　經(jīng)過優(yōu)化的FPGA結(jié)構(gòu)
　　4-輸入查找表（LUT）結(jié)構(gòu)
　　邏輯密度從17K至149K LUT
　　高達(dá)6.8兆位的嵌入式RAM塊（EBR）
　　每個器件擁有2個DLL、2至10個PLL
　　可級聯(lián)的帶有ALU的sysDSP?
　　乘、累加、加和減法運算
　　高性能的加法樹和MMAC功能
　　54-位可級聯(lián)的算術(shù)邏輯單元
　　24至320個乘法器（18x18）
　　高級的配置選項
　　針對SPI閃存的并行觸發(fā)模式
　　自動的多重引導(dǎo)功能
　　片上的128位AES解密功能
　　采用TransFR?技術(shù)的現(xiàn)場更新
　　高速嵌入式SERDES
　　至多16個3.2Gbps的信道
　　數(shù)據(jù)率從250Mbps到3.2Gbps
　　兼容IEEE802.3-2002 XAUI抖動標(biāo)準(zhǔn)
　　支持混合協(xié)議與混合速率
　　支持PCI Express、以太網(wǎng)（GbE, XAUI, & SGMII）、SMPTE、Serial Rapid I/O、CPRI以及OBSAI